【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗设计|Verilog|低功耗|STA|设计|验证|FPGA|架构|AMBA|书籍|

数字IC全站文章索引demo版(建议收藏慢慢看) 一、项目说明1.1 索引目的1.2 收录原则1.3 投稿方式1.4 版本迭代 二、数字IC学习路线三、通用技能篇3.1 数字电路3.2 硬件描述语言(Verilog)3.3 linux操作系统3.4 C语言3.5 微机原理3.6 汇编语言3.7 计算机组成原理3.8 计算机体系架构3.9 ST...

Verilog中的系统任务(显示/打印类)--$display, $write,$strobe,$monitor

概述         在验证调试过程中,如果有时候能在终端打印一些信息是非常有帮助的。         比如你在验证一个串口的环回模块,发送端每隔一段时间就会发送1个BYTE数据到接收端。如果你不想通过一个一个地比对波形来验证发送与接收是否一致的话,你可以选择将每一个发送的值和接收的值直接打印到终端。         又比如你的R...

计算机组成原理课设指南-基于FPGA的具有MIPS风格指令集的CPU设计

目录 前言这个课设到底要做什么开始设计准备分析实例指令的执行节拍 作出修改添加外设接口 结束附指导书样例源码 前言 笔者刚做完这个课程设计,希望把经验整理成这篇文章供学弟学妹们参考。 (2022.4.24更新:笔者学完了计算机体系结构,再回来看这篇文章发现真是漏洞白出,因此添加和修改了很...

vivado-vscode 新手使用说明 - verilog

vivado联合vscode使用 vivado下打开 settings -> text editor -> 修改 current editor 为 custom editor definition 路径为vscode的安装路径 + “英文空格” + -g [file name]:[line number]。 vscode 常用插件 下图所示为...

【AXI】解读AXI协议中的burst突发传输机制

解读AXI协议中的burst突发传输机制 一、写在前面二、burst突发传输机制解读2.1 什么是burst传输2.2 AXI4.0突发传输要求2.3 信号列表2.3.1 突发传输长度(burst length)2.3.2 突发传输大小(burst size)2.3.3 突发传输种类(burst type&...

【AXI】解读AXI协议双向握手机制的原理

解读AXI协议双向握手机制的原理 一、写在前面二、AXI 双向握手机制简介2.1 信号列表2.2 双向握手目的2.3 握手过程2.3.1 CASE1(READY信号先于VALID信号改变)2.3.2 CASE2(READY信号与VALID信号同时改变)2.3.3 CASE3(READY信号晚于VALID信号...

西工大计组实验——流水线CPU并处理数据冒险

流水线CPU实验报告 最近看到不少学弟学妹浏览了我的两篇博客 流水线 单周期 此处加个声明,只提供参考,严禁报告直接抄袭! 老师会查重的,不要有侥幸心理,这个实验难度可能有点大,但是很锻炼个人能力,还是自己好好做下吧! 如果有帮到大家求个赞,谢谢! 1.实验要求 在单周期的基...

【数字IC】深入浅出理解I2C协议

深入浅出理解I2C协议 一、什么是I2C协议二、I2C,SPI,UART协议的区别三、I2C的信号线四、I2C的连接方式4.1 单主设备,单从设备4.2 单主设备,多从设备4.3 多主设备,多从设备 五、I2C的数据传输格式5.1 空闲位5.2 起始位5.3 地址位与读写控制5.4 应答位(ACK/NACK...

【Verilog实战】地铁自助售票机

完整程序:点击下载 脚  本:makefile 工  具:vcs 和 verdi 往 期: 【verilog实战】同步FIFO的设计与功能验证(附源码) 【Verilog实战】异步FIFO设计和功能验证(附源码) 【Verilog实战】UART通...

FPGA课程设计——数字电子时钟VERILOG(基于正点原子新起点开发板,支持8位或6位共阳极数码管显示时分秒毫秒,可校时,可设闹钟,闹钟开关,led指示)

2019 级  电子科学与技术 专业FPGA课程设计 报   告 2022  年 5 月 20 日 多功能数字电子钟的设计 摘要 电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术,使用EDA技术设计的结果既可以用FPGA / CPLD来实施验证,也可以直接做成专用集成电...